История развития ЭВМ

Иллюстрация принципа магистральной обработки информации.

Первый этап операции.

(А,В)® F (A,B)1

Второй этап операции.

F(A,B)1® F(A,B)2

Третий этап операции.

F(A,B)2® F(A,B)3

Хранение промежу-точного результата.

F(A,B)2

Хранение промежу-точного результата.

F(A,B)1

Вход

(А,В)

2.Матричная параллельная организация процессоров.

При параллельном процессе программа каждой задачи реализуется на отдельном процессоре. Здесь появляется возможность как несколько независимых задач, так одну сложную задачу. Быстродействие примерно 200 млн. операций в секунду (“Иллиак-4” (США) содержит 64 процессора).

Для матричного процессора характерен режим совместного исполнения (все процессоры работают синхронно.

Матричная организация процессоров.

ЦУУ

Система

ввода-вывода

П1

ЗУ

ЗУ

П2  

П64  

ЗУ

шина канал данных

состояний

Матричный

процессор

3.Мультипроцессорная организация с общей оперативной памятью.

П1

ПМ  


Страница: