VARIABLE LENGTH DECODE - декодирование с переменной длиной. Декодирование информации видеопотока, который был закодирован при передачи видеоинформации в кодирующем устройстве с переменной длиной слова, в данном блоке производится обратный процесс.

HOST INTERFACE - интерфейс компьютера

Интерфейс системного процессора.

Интерфейс системного процессора является интерфейсом с картой памяти. Он был разработан для использования с любым системным процессором и состоит из следующих шин и сигналов:

HD7:0 - шина данных процессора

YF 3:0 - младшее значение бита адресной шины

WR - строб записи

RD - строб чтения

CEN -выбор микросхемы

SIDE INFORMATION - блок выделения служебных данных

ДЕКОДЕР

В качестве декодера возьмем микросхему фирмы GEC PLESSEY VP 2615,

Рис. 8.

Используется для видеоконференции, видеотелефонии. Разработан по рекомендации стандарта CCITT Н.261 . Предназначен для декодирования CIF сигнала с разрешением до 30 Гц. Выходным сигналом являются 8 битные пиксели в YUV формате.

Рассмотрим основные блоки этой микросхемы.

INPUT CONRTOLLER - входное устройство ( данные, импульс синхронизации , вход режима передачи данных

RUN LENGHT DECODE & INV ZIG ZAG - блок обратного зигзагообразного сканирования, процесс обратному , выполняемому в кодере.

Это блок - генератор адресов, который обеспечивает считывание коэффициента ДКП в пространстве по зиг-загообразной траектории. Смысл - значившие коэффициенты . располагаются в начале субблока , а нули в конце субблока .В результате появляется последовательность коэффициентов. , имеющие короткие участки и значащие участки, которые кодируются кодом переменой длины

INVERSE QUANTIZATION - блок обратного квантования

INVERSE DCT - блок обратного дискретного косинусного преобразования. В блоке выполняется операция, обратная операции , выполняемая в кодеке.

ДКП осуществляется в соответствующем блоке и обрабатывает 8х8 субблока изображения, либо в режиме межкадрового либо внутрикадрового кодирования.

В режиме межкадрового кодирования используется 8 разрядное представление сигнала. При внутрикадровом кодировании используется разность между текущем и блоком имеющим лучший шаг сдвига . В этом случае представление сигнала осуществляется в удвоенном комплиментарном виде. 12 битные коэффициенты Формируются в блоке ДСТ и посылаются на квантователь. Изображение делится 8х8 пикселов. Суть преобразования - изображение из пространственной области перевести в частотную область

LOW PASS FILTER - фильтр нижних частот, для устранения высокочастотных составляющих декодированного изображения

ADD - устройство суммирования

FRAME STORE CONTROLLER - контроллер памяти на кадр

CONTROL I/F- контроллер управления декодером

В качестве конвертора выберем микросхему фирмы

GEC PLESSEY VP 520 S

Рис. 9.

VP520 S разработан для преобразования 16 битного мультиплексированного сигнала яркости и цветности между CCIR 601 и CIF/QCIF. Предусмотрены вертикальные и горизонтальные фильтры, причем вертикальные фильтры обеспечиваются с помощью внутренней памяти на одну строку. Коэффициент, используемый для фильтра определяется пользователем и загружается от независимой шины данных . Внутренний генератор адресов поддерживает внешнюю память на кадр и обеспечивает преобразование строки в макроблок . Если входной сигнал конвертируется CIF/QCIF, вертикальные и горизонтальные фильтры обеспечиваются путем 4х CIF линии задержки, которые позволяют обрабатывать пять фильтров. Когда производится преобразование в формат QCIF, используется доступная память, чтобы обеспечить задержку на 6 строк, которая позволяет использовать 7 фильтров. Когда прибор конвертирует в CCIR 601 сигнал , входные данные должны быть в формате макроблока и вертикальные фильтры идут в формате макроблоков. Входные сигналы пишутся сначала во внешнюю память , организованную под CIF кадром и считываются у памяти построчно. VP 520 S поддерживает память по 2 полных

кадра и позволяет CIF/QCIF дольше читать попарно в порядке формирования двух черезстрочных полей видеосигнала.

VP 520 S поддерживает преобразование между CIF/QCIF и NTSC стандартом. Когда формируется CIF данные на каждые 5 строк данных, то формируются дополнительные строки, а когда формируется сигнал NTSC , то из каждых 6 строк четыре убираются.

SYNC GENERATOR - генератор синхроимпульсов

RAM ADRESS . - формирователь адреса памяти с поддержкой преобразования адресов строк в адреса блоков

INPUT - буфер

MUX - мультиплексор

FOUR - задержка на 4 строки

фильтр яркостного сигнала

FILTER BLOCK - 2 фильтра цветоразности

MUXING - мультиплексор

COEFF STORE - память коэффициентов.

Рассмотрим микросхему конвертора VP510.

Рис. 10.

Он преобразует трехканальный RGB данные в два канала десятичных цветность и яркость. Также он преобразует два канала данных Цветоразностных и яркостных в три канала интерполированых данных RGB . Каждый канал имеет собственную таблицу просмотра, которая может быть загружена из управляющей системы и затем использована для гамма-коррекции. Направление потока данных контролируется битом в управляющем регистре и позволяет переключаться между входом и выходом. Фильтры переключаются с десятичного в интерполирующий режим. Матрица преобразования размерностью 3х3 обеспечивается определяемыми пользователем 12 битными коэффициентами, которые могут изменяться от -4 до 4 . Канал яркости обеспечивается фильтром 23 порядка . Каждые Каналы цветности имеют два последовательных фильтров 11 порядка. Такое устройство позволяет принимать или производить данные RGB c частотой в два раза превышающую исходную, таким образом избегая использование внешних аналоговых фильтров. Если необходимо, устройство может принимать или производить видеоданные с исходной частотой .

ADRESS RAM - буферные устройства

COUNTNER - счетчик

3х3 MATRIX MULTIPLEX - схема матрицирования

23 ТАР - фильтр прореживания интерполирования

CONTROL - контроллер управления

RANGE - ограничитель уровня

PIPELINE DELAY - линия задержки

п. 3.2. Разработка структурной схемы абонентского устройства кодирования

Задачей работы является: прием и передачи данных. На входе - стандартный компонентный телевизионный сигнал, на выходе - стандартный цифровой компонентный сигнал формата 601/25.

VP261 VP2615 VP520 VP 510

Буфер приема Буфер памяти Буфер памяти