Р = 683*1+250*2+480*2+90*2+75*1+85*2 = 2568 мВт

5.3 Расчет производительности МВС

Расчет производительности МВС выполним, используя следующую формулу :

Pi - производительность i-го ПМ, определенного типа

Ni – количество данных ПМ

Расчет производительности i-го ПМ выполним по формуле:

Т - длительность такта

Nд - длительность выполнения длинной операции

Nк - длительность выполнения короткой операции

Длительность такта:

Т = tву + tпмк + tвс1 + tвр1 + tвр2 + tму, где

tву – время задержки на БМУ = 125 нс

tпмк - время задержки на ПМК = 70 нс

tвс1 – время задержки на ВС1 = 100 нс

tвр1 – время задержки на ВР1 = 38 нс

tвр2 – время задержки на ВР2 = 58 нс

tму – время задержки на МУ = 10 нс

Т = 125нс + 70нс + 100нс + 38нс + 58нс + 10нс = 401 (нс)

Длительность короткой операции 10 тактов

Длительность длинной операции 110 тактов

Таким образом производительность отдельного процессорного модуля будет равна:

Производительность МВС в целом:

Робщ = 4 984 000 оп/сек

Заключение

В данном курсовом проекте была разработана Многопроцессорная Вычислительная Система с 8 ПМ, централизованным арбитром доступа к общему ресурсу с абсолютным географическим приоритетом ПМ, с централизованным контроллером приоротетных прерываний для обслуживания ВУ и организации взаимодействия между ПМ-Ведущим и ПМ-Подчиненным (при помощи системы прерываний).

Результаты разработок предоставлены в виде схемы электрической функциональной ИАЛЦ 462631005.Э2, схемы электрической принципиальной ИАЛЦ 462631001.Э2 Централизованного Арбитра Доступа к ОР.

В ходе проведения проектирования МВС были произведены расчеты :

- общий расчет надежности системы (результат – время наработки на отказ составит 14 409 часов)

- расчет потребляемой мощности

- расчет производительности МВС.

Были разработаны и описаны алгоритмы отражающие:

- взаимодействие процессоров между собой на примере операции обмена данными;

- процесс реконфигурации системы.

Был разработан и оформлен полный комплект технической документации, отражающий функциональные особенности разработанной МВС и предоставляющий подробное описание функционирования как МВС в целом, так и отдельно рассмотренных ее модулей.

Литература

1. Бв В.Д., Смолов В.Б. Специализированные процессоры: интегральные алгоритмы и структуры. - М.: Радио и связь, 198-288 с.

2. Балашов е.п., Пузанков Д.В. Микропроцессоры и микропроцессорные системы. - М.: Радио и связь, 1981.-328 с.

3. Брик Дж., Мик Дж. Проектирование микропроцессорных устройств с разрядно-модульной организацией.- М.:Мир, 1984, т. 1,2,-479 с.

4. Булгаков С.С. и др. Проектирование цифровых систем на комплектах микропрограммируемых БИС. - М.: Радио и связь, 1984.-240 с.

Глушков В.М. и др. Программное обеспечение ЭВМ МИР-1 и МИР-2. Том 2.- К.:"Наукова думка". 1976.-371 с.

6. Евреинов Э.В. Однородные вычислительные системы, структуры и среды.- М.: Радио и связь, 1981.-208 с.

7. Каган Б.М. Электронные вычислительные машины и системы.- М.: Энергоатомиздат, 198 - 552 с.

8. Карцев М.А. Архитектура цифровых вычислительных машин.- М."Наука",1978. - 295 с.

9. Карцев М.А., Брик В.А. Вычислительные системы и синхронная арифметика. - М.: Радио и связь, 1981.

10. Козлов Б.А., Ушаков И.А. Справочник по расчету надежности аппаратуры радиоэлектроники и автоматики.М.:"Сов.радио",197-472 с.

11. Ларионов А.М., Майоров С.А., Новиков Г.И. Вычислительние комплексы, системы и сети.- Л.: Энергоатомиздат, 1986. - 286 с.

12. Лин Ван. PDP-11 и VAX-II. Архитектура ЭВМ и программирование на ассемблере.

13. Лю Ю-Чжен, Гибсон Г. Микропроцессоры семейства 8086/8088.-М."Радио и связь",1987. - 512 c.

14. Майерс Г. Архитектура современных ЭВМ (ч.1, 2). М."Мир"- 198- 676с.

15. Микропроцессоры. Архитектура и проектирование микроЭВМ. Организация вычислительных процессов/ П.В.Нестеров, В.Ф.Шаньгин, В.Л.Горбунов; Под редакцией Л.Н.Преснухина. - М.: Высш. шк., 1986. - 495 с.

16. Самофалов К.Г., Корнейчук В.И., Тарасенко В.П. Цифровые ЭВМ. Теория и проектирование.- К.: Высш.шк. 1989. - 424 с.

17. Самофалов К.Г., Корнейчук В.И., Тарасенко В.П., Жабин В.И. Цифровые ЭВМ. Практикум.- К.: Высш.шк. 1989. - 124 с.

18. Уокерли Дж. Архитектура и программирование микроЭВМ. - М.:"Мир" - 1984. - 360 с.

19. Фролов А.В., Фролов Г.В. Защищенный режим процессоров Intel 80286/80386/80486. М.: "Диалог-МИФИ" - 1993. - 234 с.

Приложение А

; подпрограмма пересылки данных из глобальной

; памяти в локальную память ПМ

datasg segment ‘data’

source db GM:200h ; откуда пересылаем

dest db LM:200h ; куда пересылаем

ss semaphor source ; семафор доступа к области source

datasg ends;

codesg segment ‘code’

mov r1, offset source ; адрес “откуда“ в r1

mov r2, offset dest ; адрес “куда“ в r2

mov r3, [M] ; количество передаваемых слов в r3

test_and_set(ss) ; проверка и установка семафора к области

; source

LL: mov(r1)+,(r2)+ ; пересылка в GM

sob r3, LL ; ветвление, если не 0 с декрементом

clear_semaphor(ss) ; сброс семафора

codesg ends;

; подпрограмма регенерации ОС

datasg segment ‘data’

new_word_contrl_master db GM: adress1 ; адрес контрольной

переменной ведущего

процессора в ГП

new_word_contrl_slave db GM: adress2 ; адрес контрольной

переменной ведомого

процессора в ГП

old_word_contrl_master db LM: adress1 ; старое значение контрольной

переменной ведущего

процессора в ЛП

addr_timer_count db LM: adress2 ; адрес счетчика таймера

os_addr_in_local db LM: adress_os; адрес начала ОС в ЛП

os_addr_in_global db GM: adress_os; адрес начала ОС в ГП

size_os db GM: size ; размер ядра ОС в ГП

datasg ends;

codesg segment ‘code’

xor r1, r1 ; обнуление R2

mov r2, addr_timer_count ; адрес счетчика таймера à в R2

mov [r2], r1 ; обнуление счетчика таймера

mov r2, new_word_contrl_slave ; адрес контрольной переменной

; данного ПМ à в R2

mov r1,[r2] ; переслать в r1 содержимое по

; адресу R2

inc(r1) ; обновление текущего значения

; контрольной переменной

mov [r2],r1 ; записать содержимое r1 в память по

;адресу в R2