Краткий курс развития вычислительной техники
Рефераты >> Кибернетика >> Краткий курс развития вычислительной техники

Þ Пониженным потреблением электроэнергии, пониженным тепловыделением. Это происходит за счет использование процессоров с различными режимами работы: нормальный, дремлющий и спящий.

2.Структура 3-магистрального МП.

АЛУ - арифметико-логическое устройство; УУ - устройство управления; УВВ - устройство ввода-вывода; Т - таймер; Р - рабочие регистры; регистры: 0 - операндов, К - команд, А - адресов, Ф - флаговые, С - состояний, СК - счётчик команд, ОН - общего назначения, СТЕК - стековые.

Сигналы трёх видов - информационные, адресные и управляющие 0 могут передаваться по одной, двум или трём шинам (магистралям). Шины, как правило, двунаправлены, то есть могут передавать информацию в обоих направлениях.

Структурная схема МП С тремя раздельными

шинами информационных (И), адресных (а) и

управляющих сигналов (У)

Микропроцессор

И

А

У

3.Области применения МП.

Лет 30 назад было около 2000 различных сфер применения МП. Это управление производством (16%), научные исследования, транспорт и связь (17%), информационно-вычислительная техника (12%), военная техника (9%), бытовая техника (3%), обучение (2%), авиация и космос (15%), коммунальное и городское хозяйство, банковский учёт, метрология, медицина (4%) и другие области.

Сейчас развиваются следующие направления автоматизации с применением МП систем управления:

- станки с ЧПУ плюс робот;

- станки с ЧПУ плюс робот плюс устройство активного контроля размеров;

- станки с ЧПУ плюс робот плюс система автоматической диагностики с самовозвратом.

Многопроцессорные вычислительные системы, сети, ЭВМ V поколения.

1.Магистральная организация процессоров ЭВМ.

При магистральной организации процессоры связываются в систему так, что входные данные одного из них являются исходными для другого. Получаемый ряд процессоров последовательно обрабатывают отдельные части задачи. Быстродействие ЭВМ с такой организации процессоров порядка 100 млн. операций в секунду.

Иллюстрация принципа магистральной обработки информации.

Первый этап операции.

(А,В)® F (A,B)1

Второй этап операции.

F(A,B)1® F(A,B)2

Третий этап операции.

F(A,B)2® F(A,B)3

Хранение промежу-точного результата.

F(A,B)2

Хранение промежу-точного результата.

F(A,B)1

Вход

(А,В)

2.Матричная параллельная организация процессоров.

При параллельном процессе программа каждой задачи реализуется на отдельном процессоре. Здесь появляется возможность как несколько независимых задач, так одну сложную задачу. Быстродействие примерно 200 млн. операций в секунду (“Иллиак-4” (США) содержит 64 процессора).

Для матричного процессора характерен режим совместного исполнения (все процессоры работают синхронно.

Матричная организация процессоров.

ЦУУ


Страница: