SPIE-бит разрешения/запрета прерываний от последовательного интерфейса связи,

при SPIE=1 прерывания разрешены,

при SPIE=0 прерывания запрещены,

SPE-активация/блокировка интерфейса,

при SPE=1-система периферийного интерфейса активирована,

при SPE=0-система блокирована,

MSTR-бит выбора режима ведущий/ведомый,

при MSTR=1-режим "ведущий",

при MSTR=0-режим "ведомый",

CPOL-бит полярности синхронизации (см. рис. 17),

при CPOL=1-SCK-линия считается нерабочей в высоком состоянии,

при CPOL=0-SCK-линия считается нерабочей в низком состоянии,

CPHA-фаза синхронизации (см. рис. 17),

при CPHA=1 вывод SS\ является управляющим выводом доступа к данным

при CPHA=0-сдвиг синхронизации является логическим "ИЛИ" SCK и SS. Когда SS в состоянии 0 первый фронт SCK является сигналом начала передачи.

Биты SPR0,SPR1 задают скорость передачи данных, которую можно выбрать, руководствуясь таблицей:

Регистр статуса расположен по адресу 0ВН и содержит три бита статуса

Регистр статуса

SPIF-флаг пересылки данных,

при SPIF=1-индицирует завершение обмена данными между ОЭВМ и внешним устройством. Передача данных начинается при записи "ведущим" данных в регистр данных. (если SPIF=1 и SPIE=1 прерывания разрешены),

при SPIF=0-сброс происходит при чтении SPSR (где SPIF=1), следующим за доступом к SPDR.

WCOL-флаг конфликта записи,

при WCOL=1-индицирует попытку записи данных в SPDR в тот момент, когда процесс обмена данными еще не завершен, передача данных прекращается,

при WCOL=0-сброс происходит при чтении SPSR (где WCOL=1), следующим за доступом к SPDR.

MODF-флаг сбоя режима,

при MODF=1-индицирует конфликт системы из-за наличия нескольких ведущих устройств. Флаг устанавливается, если cигнал на линии SS/ переходит в низкий уровень, в то время, как ОЭВМ конфигурируется ведущим устройством,

при MODF=0- сброс достигается при чтении SPSR (где MODF=1), следующим за записью в SPSR.

Регистр данных расположен по адресу 0СН и предназначен для обмена данными. Запись в этот регистр у ведущего устройства инициирует начало приема/передачи данных. Затем данные передаются прямо в сдвиговый регистр, который обменивается данными с ведомым устройством. По окончание обмена устанавливается флаг SPIF.

Регистр данных

3. Специальные режимы работы.

3.1 RESET.

RESET, или начальная установка, по-существу означает запуск программы, хранящейся в ППЗУ ОЭВМ, с определенного адреса с установкой периферийных систем, управляющих регистров и флагов в определенное состояние. Начальная установка происходит в одном из 4-х случаев:

1) Внешний RESET при подаче активного сигнала низкого уровня на вывод RESET/ микросхемы.

2) Внутренний RESET при включении питания.

3) Внутренний RESET при неправильном функционировании программы.

4) Внутренний RESET при отсутствии сигнала синхронизации.

При установке ОЭВМ в исходное состояние происходит следующее:

все регистры направления передачи данных сбрасываются (настройка на ввод информации);

в указатель стека загружается значение 00FFH;

бит I в регистре признаков устанавливается в "1";

триггер внешнего прерывания сбрасывается;

запрещается доступ к последовательному интерфейсу связи (биты ТЕ=0 и RE=0). Остальные биты регистров интерфейса связи: TIE, TCIE, RIE, ILIE, RWU, SBK, RDRF, IDLE, OR, и FE-сбрасываются.

биты статуса последовательного интерфейса TDRE и TC устанавливаются в 1.

предварительный делитель частоты и биты управления скоростью обмена информацией SCP0 и SCP1 сбрасываются.

последовательный периферийный интерфейс блокирован (бит SPE=0). Остальные биты сбрасываются: SPIE, MSTR, SPIF, WCOL, и MODF.

все биты разрешения прерываний от устройств последовательного ввода-вывода сбрасываются (SPIE, TIE, TCIE).

последовательный периферийный интерфейс конфигурируется как подчиненный (ведомый) компонент системы (MSTR=0).

предварительный делитель частоты таймера сбрасывается. В счетчик таймера загружается значение FFFCH. Бит TCMP сбрасывается. Все биты разрешения прерываний от таймера сбрасываются (ICIE, OCIE, и TOIE), запрещая прерывания. Бит OLVL сбрасывается.

триггер STOP сбрасывается.

триггер WAIT сбрасывается.

внутренняя шина адреса загружается исходным вектором (в старший байт программного счетчика загружается значение из ячейки с адресом 1FFEH, в младший-из ячейки 1FFFH).

Перейдем к более подробному рассмотрению режима RESET.

RESET по включению питания происходит при подаче напряжения питания на вывод Vdd микросхемы, и предназначен для стабилизации работы тактового генератора. Данный вид режима RESET предусмотрен исключительно для момента включения питания, и не должен использоваться для определения падения питающего напряжения. Схема задержки включения предусматривает прохождение 4064 импульсов с момента запуска генератора. Если же и после этого периода на выводе RESET/ сохраняется сигнал низкого уровня, то процессор остается в состоянии начальной установки до тех пор, пока на вывод RESET/ не будет подан сигнал высокого уровня.