Нейрокомпьютеры
Рефераты >> Информатика >> Нейрокомпьютеры

ÑWi+1=П[ÑWi]m – приращение интеграла;

Oi =O[ÑWi]n – остаток квантования.

С целью уменьшения погрешности, возникающей при квантовании (округлении) величин ÑWi, остатки Oi, как правило, при квантовании не отбрасываются, а учитываются в соответствии со следующим алгоритмом:

ÑWi+1=П[ÑWi + Oi-1]m ;

Oi =O[ÑWi + Oi-1]n.

Схема квантователя Кв1, реализующего данный алгоритм, приведена на рисунке 7.

Рис.7. Квантователь

Предполагается, что приращения ÑWi, ÑWi+1 представлены в последовательных кодах, а длительности сигналов Ио, Ип и временные соотношения между ними выбраны так, чтобы на выходе квантователя появлялись m-разрядные квантованные приращения ÑWi+1, а в регистре Рг0 формировались n-разрядные остатки.

В дальнейшем процедуру квантования будем обозначать оператором Ф. Тогда в случае квантования с сохранением остатков запишем:

ÑWi+1=Ф[ÑWi + Oi-1]= ÑWi + Oi-1– Oi;

а при квантовании с сохранением остатков будем иметь

ÑWi +1=Ф[ÑWi]= ÑWi – Oi.

Схема квантователя без сохранения остатков имеет более простой, чем на рис. 7, вид (рис.8):

Рис.8 Квантователь (без сохранения остатков)

В дальнейшем будем полагать, что в качестве квантователя используется схема Кв1. Условное графическое обозначение ЦИ с таким квантователем приведено на рис. 9.

Рис.9. Цифровой интегратор, условное обозначение

Интегратор без квантователя, отдельный квантователь (Кв), интегратор с квантователями на входах и экстраполятор приращений (Э) будем обозначать так, как это показано на рис. 10 (а, б, в, г) соответственно.

а) Интегратор без квантователя б) Отдельный квантователь

в) Интегратор с квантователями на входах

г) Экстраполятор приращений

Рис. 10. Условные обозначения

9.Нейроэлементы на основе цифровых интеграторов

Для построения НЭ на базе цифровых интеграторов и сумматоров используем математическую модель информационных процессов в нейроне, предварительно представив ее в дифференциальной форме:

После квантования аргумента и перехода к восходящим разностям, получим разностный алгоритм динамического НЭ:

Цифровой нейроэлемент, воспроизводящий этот алгоритм на основе ЦИ, приведен на рис. 11, где знак Å в последнем правом ЦИ обозначает операцию выделения положительных значений kyiÑt(max{0; k(yiÑt)}).

Рис. 11. Цифровой нейроэлемент

Если положить b=0, то схема цифрового НЭ упрощается и принимает вид, показанный на рис.12.

Рис. 12. Цифровой нейроэлемент, упрощенная схема

Временная диаграмма информационных процессов, протекающих в этой схеме, может быть представлена так, как это показано на рис. 13, где полагается, что приращения являются одноразрядными, т. е. m=1, Ñt=2–n. Из рисунка видно, что цифровой НЭ действительно воспроизводит рассмотренную ранее модель информационных процессов в нейроне.

Рис. 13. Временная диаграмма

10. Динамический цифровой нейроподобный элемент как нейроподобный процессор

Рассмотренные формальные и динамические искусственные нейроны воспроизводят лишь отдельные фрагменты информационной деятельности нервных клеток. Реализуются они структурным способом на элементной базе цифровой или аналоговой техники. Такие нейроны узкоспециализированы и по этой причине не могут служить процессорными элементами нейронных сетей.

Однако если их строить на основе разностного алгоритма динамического нейрона, то появляется возможность создания универсальных нейроэлементов процессорного типа– цифровых нейропроцессоров (ЦНП). Операционный базис ЦНП включает такие специфические операции, как формальный нейрон, суммирующий нейрон, динамический нейрон и т. п., а также такие крупные математические операции, как скалярное произведение двух векторов, цифровое интегрирование и другие.

Действительно, рассмотрим разностный алгоритм цифрового динамического нейрона, реализуемого на цифровых интеграторах с многоразрядными приращениями, т. е. такими приращениями Ñq Î {Ñt, Ñy, ÑW}, которые принадлежат диапазону –1<Ñq<1. Для удобства анализа представим этот алгоритм в виде двух уравнений:

(27)

и будем считать, что неравенство Zi+1£Zmax выполняется автоматически из-за ограниченности разрядной сетки регистров цифровых схем.


Страница: